無緣無故出現了一堆亂碼，測試了許久才找出問題。
有時候莫名其妙的問題真的會讓人束手無策。
原來其實是設定上有所不同，因為Serial Port同步問題是他最重要的部分。
這次是Parity的問題[1]，這個設定主要是做資料確認。
有三個選項 odd, even和none。
簡單來說就是如果設定odd傳送出去的資料就必須為奇數，會透過Parity bit來做調整補償。
Reference
Subscribe to:
Post Comments (Atom)
Register Transfer Level Design with Verilog (1) [ebook]
設計程式之所以有趣不外乎是它的千變萬化，同樣的結果卻有不同的寫法。 但這些不同寫法當中也並沒有分誰對誰錯，也沒有制定標準來規範何事該用何解。 這也就是我們設計者的珍貴！！ [1] Primitive Instantiations 在Verilog中最基本的邏輯...
-
在之前的文章中有提到UEFI的系統大概可以區分兩個階段，起初是Boot Service再來就是Runtime Service(RS)如紅框所涵蓋的程序都可以稱為RS。 區分這兩個Service最重要的一項轉類點函數為 ExitBootServices()...
-
Handle的類型主要可以區分為這三種 executable image (drivers, application) – Agent Handles devices (network controller, hard drive partitions) – Cont...
-
無緣無故出現了一堆亂碼，測試了許久才找出問題。 有時候莫名其妙的問題真的會讓人束手無策。 原來其實是設定上有所不同，因為Serial Port同步問題是他最重要的部分。 這次是Parity的問題[1]，這個設定主要是做資料確認。 有三個選項 odd, even和none...
I have the same problem.
ReplyDeleteDo you know how to solution the problem?