if (timer_pending(&handshking_timer))
{
del_timer_sync(&handshking_timer);
//init_timer(&handshking_timer);
}
Monday, April 27, 2015
close timer of kernel
Subscribe to:
Posts (Atom)
Register Transfer Level Design with Verilog (1) [ebook]
設計程式之所以有趣不外乎是它的千變萬化，同樣的結果卻有不同的寫法。 但這些不同寫法當中也並沒有分誰對誰錯，也沒有制定標準來規範何事該用何解。 這也就是我們設計者的珍貴！！ [1] Primitive Instantiations 在Verilog中最基本的邏輯...
