等到程式碼都完成了，該如何驗證呢？
這是每個設計者都想知道，簡單來說就是找到Compile給它按下去就行了～～
而在FPGA會有兩種方式，一種是模擬，另一種則是合成。
依我經驗為例，能透過模擬就模擬，畢竟要合成出實際的電路在燒入到硬體內，真的是一大工程呢。
至於FPGA它的合成作業是如何達成呢？
就如圖示所表示，有三大階段，
[1] 將程式碼或圖像設計轉換成RTL。
[*2] 再將RTL的邏輯電路加以最佳化，除減少時間程序外也能減少成本。
[3] 再將最後的電路合成出你所要硬體的對應表(Netlist)。
這樣就大功告成啦～～
No comments:
Post a Comment